Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

54-013708

(43)Date of publication of application: 01.02.1979

(51)Int.CI.

GO6F 5/02 H03K 13/24

(21)Application number : 52-079606

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<TTN>

(22)Date of filing:

04.07.1977

(72)Inventor: FUJII YOJI

AOYAMA HIROSHI MIKI TETSUYA

(54) CODE CONVERSION SYSTEM

(57) Abstract:

PURPOSE: To simplify the regeneration of clocks, and to apply it to a transmission line with DC cut-off characteristics that a pulse is caused to rise at every clock cycle constantly with a code having no DC component made to correspond to the logic of a digital signal.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁

公開特許公報

10 特許出願公開

昭54-13708

⑤Int. Cl.²
H 04 L 3/00
G 06 F 5/02
H 03 K 13/24

識別記号

砂日本分類96(2) E 397(7) E 298(5) F 3

庁内整理番号 6372-5K 7323-5B 7125-5J 砂公開 昭和54年(1979)2月1日

発明の数 2 審査請求 有

(全 4 頁)

❷符号変換方式

②特

願 昭52-79606

❷出

願 昭52(1977)7月4日

@発 明 者 藤井洋二

横須賀市武1丁目2356番地 日本電信電話公社横須賀電気通信

研究所内

同

青山啓

横須賀市武1丁目2356番地 日本電信電話公社横須賀電気通信研究所内

@発 明 者 三木哲也

横須賀市武1丁目2356番地 日本電信電話公社横須賀電気通信

研究所内

勿出 願 人 日本電信電話公社

⑩代 理 人 弁理士 鈴木誠

)

明 細 包

発明の名称

符号安换方式

農野機 東の節期

- 1. クロック周期をTとしたとき、2値信号の一方の状態は最初のT/2が第1レベルを、続くT/2が第2レベルをとる符号に対応させ、他方の状態は最初のT/4が第1レベルを、続くT/4ごとに第2レベル、第1レベル、第2レベルをとる符号に対応させることを特徴とする符号変換方式。
- 2. クロック周期をTとしたとき、2値信号の一方の状態は最初のT/2が第1レベルを、続くT/2が第2レベルをとる符号に対応させ、他方の状態は最初のT/4が第2レベルを、続くT/4ごとに第1レベル、第2レベル、第1レベルをとる符号に対応させることを特徴とする符号変換方式。

発明の詳細な説明

本発明は符号変換方式、詳しくは、論理"0"を

多

よび"1"の2値信号をその電力スペクトラムに直 成成分を含まず、かつ容易にクロックの再生がな される符号形式に対応させる符号変換方式に関す るものである。

本発明はこれらの欠点を除去するため、デイジタル信号の論理"0"についても"1"についても直 血成分を有しない符号を対応させ、かつ、クロン

クの再生を容易にするため、 クロック 周期 T どと に必ずパルスの立上りを生ずるように したもので、 以下図面について詳細に説明する。

第3図は本発明の一実施例で、(a)図は変換回路、(b)図は逆変換回路を示す。第3図(a)において、1は信号入力端子、2はクロック入力端子、

特郎耶54—:3708(2)

はじめ、第3図(a)の符号変換動作を第4図(a)に従つて説明する。ここで、信号入力端子1に加えられる符号列aは2値NRZ信号と仮定し、クロック入力端子2に加えられるクロックbはデューティ50%の方形波と仮定する。信号入力端子1に加えられた符号列aは否定回路4に加えられ、否定回路4の出力として信号cを得る。クロックb



と信号 cの論理報を論理検回路 5 でとることにより、論理機同路 5 の出力として行列 a の "0"に対応する信号 d を得る。 "1"に対応する符子 (付付にする 方丁 4 信号 d と で 理 延延 匹 ち 6 で 理 理 延 匹 ち 7 で と の 排 他 的 論 理 和 回路 5 で と の 論 回路 7 の 出 が な 対 で と の は か い か に な り い と に よ り 、 な 対 印 回路 8 で と る。 と れ ら "0"に 対 の に 路 の 信号 8 と し て 得 る。 と れ ら "0"に 対 の に 路 6 号 d と "1"に 対 応 す る に け る と を 論 連 が 信号 8 と と に よ り 、 符号 出 力 端 子 に 変 換 信 号 出 力 た みる。

次に、第3図(b)の逆変換動作を第4図(b)に 従つて説明する。まず第3図(a)で得られた変換 行号信号 h は符号入力増子 11 に加えられる。第1 図で説明したように、該信号 h はクロック 周期 T どとに必ずバルスの立上りがある。 このため、信 号 h を単安定マルテバイブレータ 14 に加えて信号 i を得、これを J K フリップフロップ 16 の J 入力 とするとともに、信号 i を遅延時間プの遅延回



15 で遅延させた信号)を上記 JK フリップフロッ プ 16 の K 入力とすることで、 放 J K フリップフロ ップ 16の Q出力 h が再生クロックとなる。 変換符 号信号 h が " l " の連続の場合には $rac{\mathsf{T}}{2}$ ごとに立上り があるため、立上り時点でJK フリップフロップ 16のJ入力およびK入力が同時にHレベルにをり、 JK フリップフロップ 16 の 初期 状態 に応じて、 再生 クロックkは位相がエだけ違つた2つの状態が考 えられる。しかし、"0"が一つでも含まれると、 立上りの間隔がTとなるため、この時点で再生ク ロックkの位相は正しく設定される。符号の逆変 換は、再生クロツクトでタイミングをとるので、 上記位相のシフトについては問題にならない。さ て、変換符号の "0"、"1" の相違は 2 番目の T と 3 番目の $\frac{T}{4}$ の部分にある。ここでは、 3 番目の $\frac{T}{4}$ の 部分の相違に齎目して逆変換することとする。入 力 端子 II の 変換符号信号 h を遅延時間 3 T の 遅延 回路 17 で遅延させた借号 4 を D フリップフロップ 19のD入力とし、また再生クロックkを単安定マ ルチパイプレータ18で、パルス腐が $\frac{T}{4}$ より小さい

信号m に 直し、 該 信号m を D フリップフロンプ 19 の クロック入力とする。 この時、 D フリップフロ ップ 19の Q 出力が再生符号信号 n となる。

以上の $\frac{T}{2}$ が H レベル、 で $\frac{T}{4}$ が L レベルの で $\frac{T}{4}$ が L レベルルの で $\frac{T}{4}$ が L レベルルの で $\frac{T}{4}$ が L レベルルの で $\frac{T}{4}$ が C と $\frac{T}{4}$ が C

以上説明したように、本発明の符号形式によれ

は、デイジョル信号のほカスペクトラムに直旋成分を有さず、パルスの立上りがクロック関期下ごとにあるという特長をもつているため、収旋しや断特性の伝送終に適応でき、かつ、クロックの再生もメンク回路を必要とせずデイジョル回路で処理できるという利点がある。

図面の簡単な説明

第1図は本発明による符号形式の説明図、第2 図はその変換符号列の一例、第3図は本発明の一 実施例の回路図、第4図は第3図の動作を説明するためのタイムチャートである。

1 … 信号入力端子、 2 … クロック入力端子、 3 … 符号出力端子、 4 … 否定回路、 5 … 論理積回路、 6 … 遅延回路、 7 … 排他的論理和回路、 8 … 論理積回路、 9 … 論理和回路、 11 … 符号入力端子、 12 … クロック出力端子、 13 … 信号出力端子、 14 … 単安定マルチバイブレータ、 15 … 遅延回路、 16 … J K フリップフロップ、 17 … 遅延回路、 18 … 単安定マルチバイブレータ、 19 … D フリップフロップ。







